Zakładka z wyszukiwarką danych komponentów
  Polish  ▼

Delete All
ON OFF
ALLDATASHEET.PL

X  

Preview PDF Download HTML

TLC320AD77C Arkusz danych(PDF) 6 Page - Texas Instruments

Numer części TLC320AD77C
Szczegółowy opis  24-BIT 96 kHz STEREO AUDIO CODEC
Download  31 Pages
Scroll/Zoom Zoom In 100%  Zoom Out
Producent  TI [Texas Instruments]
Strona internetowa  http://www.ti.com
Logo TI - Texas Instruments

TLC320AD77C Arkusz danych(HTML) 6 Page - Texas Instruments

Back Button TLC320AD77C Datasheet HTML 2Page - Texas Instruments TLC320AD77C Datasheet HTML 3Page - Texas Instruments TLC320AD77C Datasheet HTML 4Page - Texas Instruments TLC320AD77C Datasheet HTML 5Page - Texas Instruments TLC320AD77C Datasheet HTML 6Page - Texas Instruments TLC320AD77C Datasheet HTML 7Page - Texas Instruments TLC320AD77C Datasheet HTML 8Page - Texas Instruments TLC320AD77C Datasheet HTML 9Page - Texas Instruments TLC320AD77C Datasheet HTML 10Page - Texas Instruments Next Button
Zoom Inzoom in Zoom Outzoom out
 6 / 31 page
background image
iv
3.3.2 ADC Digital Filter, TA = 25°C, AVDD = DVDD = 3.3 V ± 10%,
fs = 44.1 kHz
3–2
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.3.3
Analog-to-Digital Converter,
TA = 25°C, AVDD = DVDD = 3.3 V, fs = 44.1 kHz
3–2
. . . . . . . . . . . . . . . . . . . .
3.3.4
DAC Interpolation Filter, TA = 25°C, AVDD = DVDD = 3.3 V + 10%,
fs = 44.1 kHz
3–2
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.3.5
Digital-to-Analog Converter, TA = 25°C, AVDD = 3.3 V, fs = 44.1 kHz,
Input = 1 Vrms Sine Wave at 1 kHz
3–3
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.3.6 Output Performance Data TA = 25°C, AVDD = DVDD = 3.3 V ± 10%
3–3
. . . .
3.4
Serial Interface Switching Characteristics,
TA = 25°C, AVDD = DVDD = 3.3 V ± 10%
3–4
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5
DSP Serial Interface Switching Characteristics,
TA = 25°C, AVDD = DVDD = 3.3 V ± 10%
3–4
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4
Parameter Measurement Information
4–1
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5
Application Information
5–1
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1
Single-Ended to Differential External Analog
Front-End Circuit (fs = 44.1 kHz)
5–1
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1
External Analog Back-End Circuit (fs = 44.1 kHz)
5–2
. . . . . . . . . . . . . . . . . . . . . . . . . .
Appendix A
Mechanical Data
A–1
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
List of Illustrations
Figure
Title
Page
2–1 MSB First Right/Left Justified (for 16-, 20-, and 24-bits)
2–3
. . . . . . . . . . . . . . . . . . . . . . . . .
2–2 IIS-Compatible Serial Format (for 16-, 20-, and 24-bits)
2–4
. . . . . . . . . . . . . . . . . . . . . . . . .
2–3 MSB Left Justified Serial Interface Format (for 16-bits)
2–4
. . . . . . . . . . . . . . . . . . . . . . . . . .
2–4 DSP Compatible Serial Interface Format (for 16-bits)
2–5
. . . . . . . . . . . . . . . . . . . . . . . . . . .
2–5 De-Emphasis Characteristics
2–6
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–1 Master Clock Timing
4–1
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–2 Right/Left Justified, IIS, Left/Left Justified Serial Protocol Timing
4–1
. . . . . . . . . . . . . . . . .
4–3 DSP Serial Port Timing
4–1
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–4 DAC Filter Overall Frequency Characteristics
4–2
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–5 DAC Digital Filter Passband Ripple Characteristics
4–2
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–6 ADC Digital Filter Characteristics
4–2
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–7 ADC Digital Filter Stopband Characteristics
4–3
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–8 ADC Digital Filter Passband Characteristics
4–3
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–9 ADC High Pass Filter Characteristics
4–3
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–1 Analog Front End (right channel) for 0.7 Vrms Input
5–1
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–2 Analog Back End (right channel) for 0.7 Vrms Output
5–2
. . . . . . . . . . . . . . . . . . . . . . . . . . .
5–3 Voltage Reference Connections
5–3
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
List of Tables
Table
Title
Page
2–1 Example Master Clock Frequency Rates
2–5
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .


Html Pages

1  2  3  4  5  6  7  8  9  10  11  12  13  14  15  16  17  18  19  20  21  22  23  24  25  26  27  28  29  30  31 


Arkusz danych Pobierz

Go To PDF Page


Link URL




Polityka prywatności
ALLDATASHEET.PL
Czy Alldatasheet okazała się pomocna?  [ DONATE ] 

O Alldatasheet   |   Reklama   |   Kontakt   |   Polityka prywatności   |   Linki   |   Lista producentów
All Rights Reserved©Alldatasheet.com


Mirror Sites
English : Alldatasheet.com  |   English : Alldatasheet.net  |   Chinese : Alldatasheetcn.com  |   German : Alldatasheetde.com  |   Japanese : Alldatasheet.jp
Russian : Alldatasheetru.com  |   Korean : Alldatasheet.co.kr  |   Spanish : Alldatasheet.es  |   French : Alldatasheet.fr  |   Italian : Alldatasheetit.com
Portuguese : Alldatasheetpt.com  |   Polish : Alldatasheet.pl  |   Vietnamese : Alldatasheet.vn